PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-133519

(43) Date of publication of application: 09.05.2003

(51)Int.CI.

H01L 25/10 H01L 23/12 H01L 25/11 H01L 25/18 H05K 1/18 H05K 3/34

(21)Application number: 2001-332584

(71)Applicant: SHARP CORP

(22)Date of filing:

30.10.2001

(72)Inventor: SUGIYAMA TAKUYA


JUSO HIROYUKI


(54) LAMINATED SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREFOR, AND MOTHER BOARD AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a laminated semiconductor device and a manufacturing method therefor which improves reliability and heat radiation by controlling the gap between laminated boards in a simple method when heat or mechanical stress is applied.

SOLUTION: The laminated semiconductor device has a plurality of semiconductor devices 1 laminated with solder balls 10 mounted on back surface lands 8a. Each semiconductor device 1 and so on has a semiconductor chip 3 mounted and sealed with resin on a wiring board 2 (b) having back surface lands 8a and front lands 8b and dummy bumps 12 and so on which are located lower than the solder balls 10 at opposite positions of opposed resin seal zones 4 on the semiconductor chip mounting backside of the wiring board 2.





LEGAL STATUS

[Date of request for examination]

18.06.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-133519

(P2003-133519A)

(43)公開日 平成15年5月9日(2003.5.9)


(51) Int.Cl. ⁷		識別記号	F	FI			テーマコート*(参考)		
H01L	25/10		H 0	1 L	23/12		501W	5 E 3 1 9	
	23/12	501	H0	5 K	1/18		J	5E336	
	25/11				3/34		505C		
	2 5/18		Н0	1 L	25/14		Z		
H05K	1/18								
		審査請	水 未請求	就	R項の数15	OL	(全 20 頁)	最終頁に続く	
(21)出願番号		特顧2001-332584(P2001-332584)	(71)	(71) 出願人 000005049			5		
					シャー				
(22)出願日		平成13年10月30日(2001.10.30)					可阿倍野区長池	叮22番22号	
			(72)	発明	• - • •	• • •			
					大阪府 ヤーブ			町22番22号 シ	
			(72)	発明	者十楚	博行			
			1		大阪府	大阪市	时间倍野区長池	町22番22号 シ	
					ャーブ				
			(74)	代理	人 100080	034			
					弁理士	原	謙三		
				最終頁に続く					


(54) 【発明の名称】 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法

(57)【要約】

【課題】 簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置及びその製造方法を提供する。

【解決手段】 積層型半導体装置は、裏面ランド部8a 及び表面ランド部8bを有する配線基板2に半導体チップ3を実装して樹脂封止した半導体装置1…を、裏面ランド部8aに搭載される半田ボール10により複数個積層してなる。各半導体装置1…には、配線基板2の半導体チップ搭載側裏面における相対する樹脂封止部4の対向位置に半田ボール10よりも低いダミーバンプ12…が形成されている。





【特許請求の範囲】

【請求項1】外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置において、

1

上記各半導体装置には、配線基板の半導体チップ搭載側 裏面における相対する半導体チップ又は樹脂封止部の対 向位置に半田ボールよりも低いダミーバンプが形成され ていることを特徴とする積層型半導体装置。

【請求項2】ダミーバンプは半導体チップ又は樹脂封止 部の平面領域内における端部の対向位置に形成されてい ることを特徴とする請求項1記載の積層型半導体装置。

【請求項3】配線基板には、ダミーバンプを搭載するためのダミーランド部が形成されているとともに、このダミーランド部は、外部接続端子よりも面積が大きく形成されていることを特徴とする請求項1又は2記載の積層型半導体装置。

【請求項4】ダミーバンプは半田ペースト印刷により形成されていることを特徴とする請求項1、2又は3記載の積層型半導体装置。

【請求項5】複数個積層された半導体装置には、外部接 続端子を有する配線基板の穴部に半導体チップが搭載さ れた半導体装置が含まれていることを特徴とする請求項 1ないし4のいずれか1項に記載の積層型半導体装置。

【請求項6】複数個積層された半導体装置のうちのいずれかは、他の半導体装置とは外形サイズが異なっていることを特徴とする請求項1ないし5のいずれか1項に記載の積層型半導体装置。

【請求項7】複数個積層された半導体装置のうちのいずれかは、1個の半導体装置に複数個の半導体チップを搭載したものからなっていることを特徴とする請求項1ないし6のいずれか1項に記載の積層型半導体装置。

【請求項8】最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されていることを特徴とする請求項1ないし7のいずれか1項に記載の積層型半導体装置。

【請求項9】外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、 上記半導体装置を外部接続端子に搭載される半田ボール により複数個積層する積層型半導体装置の製造方法において、

上記各半導体装置における、配線基板の半導体チップ搭 載側裏面における相対する半導体チップ又は樹脂封止部 の対向位置に半田ボールよりも低いダミーバンプを形成 する工程を含むことを特徴とする積層型半導体装置の製 造方法。

【請求項10】ダミーバンプを半田ペースト印刷により 形成する工程を含むことを特徴とする請求項9記載の積 50

層型半導体装置の製造方法。

【請求項11】外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールにより接続して搭載したマザーボードにおいて、

上記半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されていることを特徴とするマザーボード。

【請求項12】ダミーバンプは半田ペースト印刷により 形成されていることを特徴とする請求項11記載のマザ ーボード。

【請求項13】複数の半導体装置が積層されていることを特徴とする請求項11又は12記載のマザーボード。 【請求項14】外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールにより接続して搭載するマザーボードの製造方法において上記半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含んでいることを特徴とするマザーボードの製造方法。

【請求項15】ダミーバンプを半田ペースト印刷により 形成する工程を含んでいることを特徴とする請求項14 記載のマザーボードの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置及びその製造方法並びに上記半導体装置を搭載するマザーボード及びマザーボードの製造方法に関するものである。

[0002]

【従来の技術】近年、電子機器の小型化の要求に対応するものとして、また、組立工程の自動化に適合するものとして、QFP (Quad Flat Package)型やBGA (Ball GridAllay)型のCSP (Chip Size Package)式半導体装置が広く用いられている。

【0003】これらの半導体装置においては、実装効率を高めるために、半導体装置を複数個積み重ねて電気的に接続した積層型半導体装置が、例えば特開平11-3 17494号公報に開示されている。

【0004】上記の積層型半導体装置100は、例えば、図18(c)に示すように、単品の半導体装置としてのチップセレクタ入りメモリモジュール101をマザーボード102に4個積層したものとなっている。上記のチップセレクタ入りメモリモジュール11は、図18(a)(b)に示すように、キャリア103にバンプ104を用いてチップセレクタチップ105とメモリチップ106とを搭載してなっている。上記キャリア103とチップセレクタチップ105及びメモリチップ106

3

との間には封止樹脂107が施されている。また、各キャリア103の外周の両面には、積層用のスタックパッド107…が形成されており、図18(c)に示すように、各キャリア103の上記スタックパッド107…同士をスタックバンプ108にて接続することにより、各チップセレクタ入りメモリモジュール101…を積層し、かつスタックパッド107…を電気的に接続することができる。

【0005】ところで、上記積層型半導体装置100では、各キャリア103…にチップセレクタ入りメモリモ 10ジュール101及びチップセレクタチップ105が接触して積層されている。このため、チップセレクタ入りメモリモジュール101及びチップセレクタチップ105は外部から熱が加わると、チップセレクタ入りメモリモジュール101及びチップセレクタチップ105は物性つまり線膨張係数のことなる材料の複合体であるために、個々のチップセレクタ入りメモリモジュール101及びチップセレクタチップ105に反りが発生する。その結果、スタックバンプ108とスタックパッド107との接合が外れるおそれがある。 20

【0006】そこで、この問題を解決するために、例えば、特開2000-164795号公報に開示されたスタックモジュール接続装置では、図19に示すように、複数のモジュール111を、これら各モジュール111の片側に電極バッド112…を有して半田ボール113にて接続し積層する場合に、各モジュール111の他の片側に応力吸収材114を設けることにより、回路素子115とその上の配線基板116との間に隙間を設けている。

【0007】これによって、積層したモジュール111に外部から熱が加わって個々のモジュール111に反りが発生しても、回路素子115がその上の配線基板116を押圧することがないので、半田ボール113と電極バッド112…との接続は保障されたものとなっている。

【0008】一方、半導体装置を配線基板にフェイスダウンボンディングする際に、半導体装置の傾き防止のために樹脂のスペーサや姿勢規定体を介装したものが、特開平7-74450号公報や特開平11-204564号公報に開示されている。

[0009]

【発明が解決しようとする課題】しかしながら、上記従来の積層型半導体装置では、積層基板間の隙間を制御するために、別途の材料からなる応力吸収材114や樹脂のスペーサや姿勢規定体を設けなければならないので、部品点数が増加するとともに、工数の増加を招くという問題点を有している。

【0010】なお、積層基板間の隙間を形成するために、半田ボールをより高く形成すればよいという考え方もできるが、外部接続端子のピッチが精細化のために小

さくなってきている状況にあっては、そのようなことも できない。一方、ワイヤ部分の樹脂封止について、その 樹脂封止部を薄くするには限界がある。

【0011】本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法を提供することにある。

[0012]

【課題を解決するための手段】本発明の積層型半導体装置は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、外部接続端子に搭載される半田ボールにより複数個積層した積層型半導体装置において、上記各半導体装置には、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されていることを特徴としている。

【0013】上記の発明によれば、各半導体装置には、 配線基板の半導体チップ搭載側裏面における相対する半 導体チップ又は樹脂封止部の対向位置に半田ボールより も低いダミーバンプが形成されている。このため、半導 体装置を積層した場合に、この半田ボールよりも低いダ ミーバンプによって、半導体装置が支持されることにな る。

【0014】この結果、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間ができる。つまり、半導体チップ又は樹脂封止部と配線基板との接触を防止できる。なお、ワイヤボンド方式によるベアチップ実装では樹脂封止部と配線基板との間に隙間が形成される一方、フリップチップ方式によるベアチップ実装では半導体チップと配線基板との間に隙間が形成される。

【0015】ここで、積層型半導体装置は、一般的に製品検査として、温度サイクル試験や機械的応力試験にかけられる。このとき、半導体装置の半導体チップ又は樹脂封止部とこの半導体装置の半導体チップ又は樹脂封止部に対向する半導体装置の配線基板との間に隙間がない場合には、各半導体装置の反りの発生により、半導体チップ又は樹脂封止部が、当接して対向する半導体装置の配線基板を押し出そうとする。この結果、外部接続端子と半田ボールとの接続部分に引張り力が作用し、外部接続端子と半田ボールとの間の接続が外れることになる。

【0016】これに対して、本発明では、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間があるので、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップはこの隙

6

間に向けてたわむことができる。したがって、外部接続 端子と半田ボールとの接続部分に作用する引張り力も緩 和されるので、外部接続端子と半田ボールとの間の接続 が外れるのを防止することができる。

【0017】また、本発明では、この半導体チップ又は 樹脂封止部とそれに対向する配線基板との隙間を形成す るために、ダミーバンプによって行なっている。このダ ミーバンプは、外部接続端子間に半田ボールを搭載する 工程にて同時に形成することができるものである。した がって、隙間形成のための製造工程における工数の増加 も殆どなく、製造コストも殆ど従来と変わらない。

【0018】さらに、隙間を設けることによって、半導体チップからの放熱効果も大きくなる。

【0019】この結果、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。

【0020】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、ダミーバンプは半導体チッ プ又は樹脂封止部の平面領域内における端部の対向位置 に形成されていることを特徴としている。

【0021】すなわち、積層型半導体装置を温度サイクル試験や機械的応力試験にかけた場合に、反りの発生により半導体チップの中央位置で接触し易くなる。したがって、半導体チップ又は樹脂封止部を支持するダミーバンプを半導体チップの中央位置に設けるよりも端に設ける方が半導体チップがたわみ易い。

【0022】この点、本発明によれば、ダミーバンプは 半導体チップ又は樹脂封止部の平面領域内における端部 の対向位置に形成されているので、外部接続端子間にお ける応力緩和効果が大きい。

【0023】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、配線基板には、ダミーバン プを搭載するためのダミーランド部が形成されていると ともに、このダミーランド部は、外部接続端子よりも面 積が大きく形成されていることを特徴としている。

【0024】先ず、ダミーバンプを形成するためには、 予め配線基板にダミーバンプを搭載するためのダミーラ ンド部を形成しておく必要がある。

【0025】ここで、本発明によれば、配線基板には、 ダミーバンプを搭載するためのダミーランド部が形成さ れているとともに、このダミーランド部は、外部接続端 子よりも面積が大きく形成されている。

【0026】すなわち、ダミーバンプをダミーランド部に搭載すると、ダミーバンプはダミーランド部の全領域に広がる。また、同様に、半田ボールを外部接続端子に搭載したときも、半田ボールは外部接続端子の全領域に広がる。したがって、ダミーランド部を外部接続端子よりも面積が大きくなるように形成しておくことによっ

て、外部接続端子に搭載される半田ボールと同量のダミーバンプをダミーランド部に搭載したときに、ダミーバンプの方が半田ボールよりも低くなる。また、ダミーランド部の面積と外部接続端子の面積とに差を設けることによって、同サイズの半田ボールの搭載により、外部接続端子とダミーバンプとの高さを容易に制御することができる。

【0027】この結果、半田ボールの搭載条件と同じ搭 載条件にてダミーバンプを搭載することによって自動的 に半田ボールよりも低い支持部が形成されることになる ので、確実に、簡易な方法で積層基板間の隙間を制御す ることができる。

・【0028】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、ダミーバンプは半田ペース ト印刷により形成されていることを特徴としている。

【0029】上記の発明によれば、ダミーバンプは半田ペースト印刷により形成されているので、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。

【0030】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、複数個積層された半導体装 置には、外部接続端子を有する配線基板の穴部に半導体 チップが搭載された半導体装置が含まれていることを特 徴としている。

【0031】上記の発明によれば、積層型半導体装置に 積層される半導体装置として、外部接続端子を有する配 線基板の穴部に半導体チップが搭載された半導体装置を 用いることができる。このような半導体装置は、半導体 チップの後ろに配線基板がないので、半導体装置を薄く 形成することができる。したがって、薄型の積層型半導 体装置を提供することができる。

【0032】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、複数個積層された半導体装 置のうちのいずれかは、他の半導体装置とは外形サイズ が異なっていることを特徴としている。

【0033】上記の発明によれば、複数個積層された半 導体装置のうちのいずれかは、他の半導体装置とは外形 サイズが異なっている。このため、種類の異なる半導体 装置を組み合わせて積層した場合にも、簡易な方法で積 層基板間の隙間を制御することより、外部接続端子の接 合部分における、熱が印加されたり機械的応力が印加さ れたときの信頼性及び放熱性の向上を図り得る積層型半 導体装置を提供することができる。

【0034】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、複数個積層された半導体装 置のうちのいずれかは、1個の半導体装置に複数個の半 50 導体チップを搭載したものからなっていることを特徴と している。

【0035】上記の発明によれば、複数個積層された半導体装置のうちのいずれかは、1個の半導体装置に複数個の半導体チップを搭載したものからなっている。このため、例えばフラッシュメモリのメモリ容量を増やすために1個の半導体装置に複数個の半導体チップを形成した半導体装置を積層した場合においても、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。

【0036】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、最下層にマザーボードが設 けられているとともに、上記マザーボードには、相対す る半導体装置の半導体チップ又は樹脂封止部の対向位置 に半田ボールよりも低いダミーバンプが形成されている ことを特徴としている。

【0037】上記の発明によれば、最下層にマザーボードが設けられているとともに、上記マザーボードには、相対する半導体装置の半導体チップ又は樹脂封止部の対 20向位置に半田ボールよりも低いダミーバンプが形成されている。

【0038】したがって、積層型半導体装置をマザーボードに搭載する場合においても、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。

【0039】また、本発明の積層型半導体装置の製造方法は、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、上記半導体装置を外部接続端子に搭載される半田ボールにより複数個積層する積層型半導体装置の製造方法において、上記各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含むことを特徴としている。

【0040】上記の発明によれば、積層型半導体装置を製造するときには、外部接続端子を有する配線基板に半導体チップを実装し、かつ樹脂封止して半導体装置を形成し、上記半導体装置を外部接続端子に搭載される半田ボールにより複数個積層する。そして、その製造方法においては、各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含んでいる。

【0041】この結果、配線基板の半導体チップ搭載側 50 成することができる。したがって、マザーボードにおけ

裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を行なうことによって、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置の

【0042】また、本発明の積層型半導体装置の製造方法は、上記積層型半導体装置の製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含むことを特徴としている。

製造方法を提供することができる。

【0043】上記の発明によれば、積層型半導体装置の 製造に際して、ダミーバンプを半田ペースト印刷により 形成する工程を含んでいる。

【0044】このため、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法にて形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができる。

【0045】また、本発明のマザーボードは、上記課題を解決するために、外部接続端子を有する配線基板に半導体チップを実装して樹脂封止した半導体装置を、該半導体装置の外部接続端子に搭載される半田ボールにより接続して搭載したマザーボードにおいて、上記半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されていることを特徴としている。

【0046】上記の発明によれば、マザーボードには、 半導体装置の半導体チップ又は樹脂封止部の対向位置に 半田ボールよりも低いダミーバンプが形成されている。 したがって、半導体装置の半導体チップ又は樹脂封止部 がマザーボードに接触するのを防止できる。

【0047】このため、半導体装置をマザーボードに搭 載する場合において、このマザーボードにダミーバンプ を形成することにより、マザーボードと半導体装置との 間において、簡易な方法で積層基板間の隙間を制御する ことができ、外部接続端子の接合部分における、熱が印 加されたり機械的応力が印加されたときの信頼性及び放 熱性の向上を図り得るマザーボードを提供することがで きる。

【0048】また、本発明のマザーボードは、上記マザーボードにおいて、ダミーバンプは半田ペースト印刷により形成されていることを特徴としている。

【0049】上記の発明によれば、ダミーバンプは半田ペースト印刷により形成されている。このため、ダミーバンプを半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成する。したがって、マザーボードにおけ

8

よい。

るダミーバンプの形成において、確実に、簡易な方法で 積層基板間の隙間を制御することができる。

【0050】また、本発明のマザーボードは、上記マザ ーボードにおいて、複数の半導体装置が積層されている ことを特徴としている。

【0051】上記の発明によれば、マザーボードには、 複数の半導体装置が積層されている。この結果、複数の 半導体装置が積層された積層型半導体装置とマザーボー ドとの間の隙間を簡易な方法で制御することができ、外 部接続端子の接合部分における、熱が印加されたり機械 10 的応力が印加されたときの信頼性及び放熱性の向上を図 り得るマザーボードを提供することができる。

【0052】また、本発明のマザーボードの製造方法 は、上記課題を解決するために、外部接続端子を有する 配線基板に半導体チップを実装して樹脂封止した半導体 装置を、該半導体装置の外部接続端子に搭載される半田 ボールにより接続して搭載するマザーボードの製造方法 において、上記半導体装置の半導体チップ又は樹脂封止 部の対向位置に半田ボールよりも低いダミーバンプを形 成する工程を含んでいることを特徴としている。

【0053】上記の発明によれば、マザーボードの製造 方法は、半導体装置の半導体チップ又は樹脂封止部の対 向位置に半田ボールよりも低いダミーバンプを形成する 工程を含んでいる。

【0054】このため、この工程を実施することによっ て、半導体装置とマザーボードとの間の隙間を簡易な方 法で制御することができ、外部接続端子の接合部分にお ける、熱が印加されたり機械的応力が印加されたときの 信頼性及び放熱性の向上を図り得るマザーボードの製造 方法を提供することができる。

【0055】また、本発明のマザーボードの製造方法 は、上記記載のマザーボードの製造方法において、ダミ ーバンプを半田ペースト印刷により形成する工程を含ん でいることを特徴としている。

【0056】このため、マザーボードのダミーバンプを 半田ペースト印刷により形成することによって、マザー ボードの外部接続端子を半田ペースト印刷法により形成 する際に、同時にダミーバンプも半田ペースト印刷によ り形成することができる。したがって、マザーボードの **導体装置とマザーボードとの間の隙間を制御することが** できる。

[0057]

【発明の実施の形態】〔実施の形態1〕本発明の実施の 一形態について図1ないし図8に基づいて説明すれば、 以下の通りである。

【0058】本実施の形態の積層型半導体装置は、図1 (a) (b) に示すように、半導体装置1…が3段に積 層されたものからなっている。ただし、必ずしもこれに 限らず、他の複数個の段数に積層されたものであっても 50

【0059】上記の各半導体装置1は、図2(a)

(b) (c) に示すように、配線基板2に搭載された半 導体チップ3が、樹脂封止部4により封止された状態で 設けられいる。上記半導体チップ3としては、例えば、 C P U (Central Processing Unit)やメモリ等の集積回 路(LSI:Large Scaled Integrated circuit)が挙げ られる。

10

【0060】上記の半導体チップ3からはワイヤボンド 法により接続されるワイヤとしてのAuワイヤ5が配線 基板2の裏面側に形成されたターミナル部6に延びてい る。また、配線基板2のターミナル部6からは外方に延 びるCuからなる配線パターン7が配されているととも に、この配線パターン7の先端は配線基板2の外部接続 端子としての裏面ランド部8aにまで延びている。この 裏面ランド部8aは、半導体装置1の外形周辺に近い位 **慣に形成されている。**

【0061】上記の配線基板2における裏面ランド部8 a の位置には、この配線基板 2 を貫通するスルーホール 部9が形成されており、このスルーホール部9には、導 電性金属が充填されている。したがって、この導電性金 属における配線基板2における裏面の露出部が裏面ラン ド部8aとなる一方、配線基板2における表面の露出部 が外部接続端子としての表面ランド部8bとなる。ま た、これによって、配線基板2における裏面ランド部8 aと表面ランド部8bとが電気的に接続されるものとな っている。

【0062】上記の配線基板2における表面ランド部8 bには、例えば半田ボール10が固着されており、積層 する半導体装置1・1間や外部との接続に使用されるも のとなっている。なお、上記の半田ボール10は、本 来、半導体装置1に搭載前の状態をいい、半導体装置1 に搭載後は外部接続端子として機能するものである が、、本実施の形態及び本発明では、ダミーバンプ12 …と半田ボール10との髙さを問題とすること、及び途 中で用語が変わるのは混乱を招くため、統一的に、半導 体装置1に搭載後も半田ボール10の用語を使用するこ ととする。

【0063】また、本実施の形態では、配線基板2にお ダミーバンプの形成において、確実に、簡易な方法で半 40 ける半導体チップ3の搭載側とは反対面に、この半導体 チップ3の領域内にダミーランド部11…が形成され、 そのダミーランド部11…上にダミーバンプ12…が例 えば4箇所に設けられている。これらダミーバンプ12 …は、上記の半田ボール10よりも低くなるように形成 されている。したがって、この半導体装置1…を複数個 稽層することにより、図1 (a) に示すように、各半導 体装置 1 …を半田ボール 1 0 にて接続し、積層するとと もに、ダミーバンプ12…が各半導体チップ3…の表面 に接触して支持するので、このダミーバンプ12…の高 さ寸法の隙間口が配線基板2と半導体チップ3の樹脂封 止部4との間に形成されるものとなっている。

【0064】これによって、半田ボール10と裏面ラン ド部8a及び表面ランド部8bとの接合部分において、 温度サイクル試験等の熱印加時や機械的応力試験等の機 械的揚力印加時の信頼性及び放熱性の向上を図ることが できるものとなっている。

【0065】上記構成の半導体装置1及び積層型半導体 装置の製造方法について図3(a)~(d)に基づいて 説明する。なお、同図では、1個の半導体装置1につい ての説明を行なうが、実際には、複数個を平面的に多数 10 並べた状態で半導体装置1…が形成され、半導体装置1 が完成した状態でダイシング等により個片化される。

【0066】先ず、図3(a)に示すように、配線基板 2を用意する。この配線基板2は、以下のようにして形 成されている。

【0067】例えば厚さ約0.13mmの絶縁基板を用 いてこの絶縁基板の両面に予めCuからなる図示しない 各配線パターン、スルーホール部9、ランド径240μ mの裏面ランド部8a及び表面ランド部8bを形成す る。また、上記配線基板2における裏面ランド部8 a 、 表面ランド部8及びワイヤボンド用の図示しないターミ ナル部以外の配線には図示しないソルダーレジストを塗 布し、これによって各配線パターンを保護している。

【0068】一方、本実施の形態では、上記の裏面ラン ド部8a及び表面ランド部8bを形成するときに、同時 に、配線基板2における半導体チップ3搭載面とは反対 面に、この半導体チップ3における突出形状の樹脂封止 部4の平面領域内にランド径400μmのダミーランド 部11…を形成しておく。このダミーランド部11… は、裏面ランド部8a及び表面ランド部8bよりも広い 面積の端子となるように形成しておく。

【0069】次いで、25μm厚の図示しないダイボン ドフィルムを介して100μm厚の半導体チップ3を配 線基板2に接着し、ワイヤボンド方式による接続方法に よりAuワイヤ5にて半導体チップ3と上記配線基板2 のターミナル部との電気的接続を行なう。その後、Au ワイヤ5及び半導体チップ3を樹脂にて封止することに より樹脂封止部4を形成する。なお、上記の半導体チッ プ3と配線基板2との接着においては、例えばペースト により行なうことも可能である。また、上記の説明で は、ワイヤボンド方式による実装方式を採用している が、必ずしもこれに限らず、フリップチップ方式による 実装方式を採用することも可能である。さらに、封止方 法として、例えば、液状樹脂を用いた印刷封止法を用い ることが可能である。

【0070】次いで、図3(b)に示すように、0.2 8 mm φの球状の半田ポール 1 0 を、配線基板 2 におけ る裏面ランド部8a及び表面ランド部8b並びにダミー ランド部11…に搭載する。この半田ボール10におけ る半田の組成として、例えばSn-Ag-Cu系、Sn 50 半導体チップ3を搭載し、ワイヤボンディングを行なっ

-Ag-Cu-Bi系、Sn-Ag系、Sn-Zn-B i系の鉛フリー半田や、Sn-Pb系、Sn-Pb-A g系のものを用いることができる。

【0011】次いで、図3(c)に示すように、この半 田ボール10を搭載した配線基板2をリフロー装置(Ref low Soldering Equipment)にかけて例えば最大240℃ ~260℃の温度で加熱する。これによって、半田ボー ル10が溶融するので、各半田ボール10…が裏面ラン ド部8a及びダミーランド部11…に固着される。ここ で、裏面ランド部8aはダミーランド部11…に比べて 面積が小さいので、裏面ランド部8aの半田ボール10 は球状の形態を維持する一方、ダミーランド部11…の 半田ボール10は、ダミーランド部11…の面積が裏面 ランド部8aの面積よりも広いので、半田ボール10が このダミーランド部11…全体に広がり、髙さが裏面ラ ンド部8aの半田ボール10よりも低いダミーバンプ1 2…となる。ただし、電気的接続には問題はない。

【0072】次いで、半田の活性を髙めるフラックスを **裏面ランド部8aの半田ボール10に塗布した後、各半** 導体装置1…を、図3 (d) に示すように、半田ボール 10点と各配線基板2における裏面ランド部8a及び表 面ランド部8bが重なるように積層し、リフロー装置に て最大240℃~260℃の温度で加熱する。これによ り、各半田ボール10が溶融して各半導体装置1…の裏 面ランド部8a及び表面ランド部8b間が電気的に接続 される。これによって、積層型半導体装置が完成する。 ここで、通常、半田溶融時には、50μm程度の沈み込 みが発生するが、ダミーパンプ12…がある場合、樹脂 封止部4とダミーバンプ12…とが接触することによっ て、それ以上の沈み込みを防止することができる。

【0073】これによって、ダミーランド部11…上の ダミーバンプ12…が樹脂封止部4を押すことによっ て、沈み込み量を制御し、裏面ランド部8a及び表面ラ ンド部8bにおける半田ボール10の髙さがダミーバン プ12…がない場合よりも髙くなり、温度サイクル試験 等の熱印加時や機械的応力試験等の機械的応力印加時の 信頼性が向上する。また、樹脂封止部4とダミーバンプ 12…とが接触することによって、半導体装置1…全体 の放熱性が向上する。

【0074】なお、上記の製造方法においては、半田ボ ール10を搭載することにより、各半導体装置1…間の 接続及び積層を行なったが、必ずしもこれに限らず、半 田ボール10を搭載する代わりに、例えば、図4(a) ~(d)に示すように、裏面ランド部8aに半田ペース トを印刷後、リフロー(加熱)により半球状に形成させ て半田ボール10を形成することも可能である。

【0075】具体的には、図4(a)に示すように、前 記と同様にして、裏面ランド部8a及び表面ランド部8 b並びにダミーランド部11…を形成した配線基板2に

た後、樹脂封止部4を形成する。

【0076】次いで、図4(b)に示すように、この配 線基板 2 を裏返して、裏面ランド部 8 a 及びダミーラン ド部11…に対応する位置にマスク穴21aを有する厚 さ例えば0. 15mmのメタルマスク21を貼り合わ せ、半田ペーストの印刷を行なう。印刷に際しては、半 田ペースト22をスキージ(Squeegee)23にて扱くこと により、半田ペースト22が各マスク穴21aに印刷さ れる。ここで、本実施の形態では、マスク穴21aの大 きさは、裏面ランド部8aの部分では大きいが、ダミー 10 ランド部11…の部分では、小さいものとなっている。 【0077】印刷後、図4 (c) に示すように、メタル マスク21を引き剥がし、リフロー装置にて最大240 ℃~260℃の温度で加熱して、半田ボール10及びダ ミーバンプ12…を形成する。本実施の形態では、メタ ルマスク21のマスク穴21aの開口径を変化させるこ とによって、裏面ランド部8aの部分では、大きい球状 の半田ボール10を形成することができる一方、ダミー ランド部11…の部分では、半田ボール10よりも低い ダミーバンプ12…を形成することができるものとなっ 20 ている。ただし、電気的接続には問題がない。

【0078】次いで、前記同様、半田の活性を高めるフラックスを裏面ランド部8aの半田ボール10に塗布した後、各半導体装置1…を、図4(d)に示すように、半田ボール10点と各配線基板2における裏面ランド部8a及び表面ランド部8bが重なるように積層し、リフロー装置にて最大240℃~260℃の温度で加熱する。これにより、各半田ボール10が溶融して各半導体装置1…の裏面ランド部8a及び表面ランド部8b間が電気的に接続される。これによって、積層型半導体装置が完成する。

【0079】また、これによって、前記同様、ダミーランド部11…上のダミーバンプ12…が樹脂封止部4を押すことによって、沈み込み量を制御し、裏面ランド部8a及び表面ランド部8bにおける半田ボール10の高さがダミーバンプ12…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部4とダミーバンプ12…とが接触することによって、半導体装置1…全体の放熱性が向上する。

【0080】ここで、図1において、この積層型半導体装置の積層基板間接合部の温度サイクル試験や機械的応力試験を行なった場合に、熱が印加されると、上記積層型半導体装置には、上向きに凹となるように反りが発生する。このとき、配線基板2と樹脂封止部4との間には隙間Dがあるので、この反りに対して樹脂封止部4が隙間Dの部分に撓むことができる。このことは、熱的応力による反りを機械的応力である撓みに強制変換することになり、応力緩和が図れる。この結果、従来であれば、樹脂封止部4と配線基板2とが接触していたので、応力50

緩和が図れず、外部接続端子である半田ボール10と裏面ランド部8a及び表面ランド部8bとの接続部分に応力が集中することになっていたが、本実施の形態では、 半田ボール10と裏面ランド部8a及び表面ランド部8 bとの接続部分の応力集中を回避することができる。

【0081】この結果、温度サイクル試験や機械的応力 試験による歩留りの低下が回避できるので、温度サイク ル試験や機械的応力試験を行なった後の製品としての積 層型半導体装置に対して信頼性の向上を図ることができ る。

【0082】このように、本実施の形態の積層型半導体装置では、各半導体装置1には、配線基板2の半導体チップ3搭載側裏面における相対する半導体チップ3又は樹脂封止部4の対向位置に半田ボール10よりも低いダミーバンプ12…が形成されている。このため、半導体装置1…を積層した場合に、この半田ボール10よりも低いダミーバンプ12…によって、半導体装置1が支持されることになる。この結果、半導体装置1の配線基板2と、この配線基板2の半導体チップ搭載側裏面における相対する樹脂封止部4との間に隙間Dができる。つまり、半導体チップ3又は樹脂封止部4と配線基板2との接触を防止できる。なお、フリップチップ方式を用いたベアチップ実装においては半導体チップ3と樹脂封止部4との間に隙間Dができる。

【0083】ここで、積層型半導体装置は、一般的に製品検査として、温度サイクル試験や機械的応力試験にかけられる。このとき、熱によりストレスが発生する。すなわち、積層した半導体装置1…に外部から熱が加わると、個々の半導体装置1…に反りが発生する。これは、半導体装置1は線膨張係数が異なる材料の複合体であるためである。したがって、個々の半導体装置1の反りが異なるために、半導体装置1…同士が半導体チップ3又は樹脂封止部4の部分にて当接し、その結果、接合部分にストレスが生じる。

【0084】このとき、半導体装置1の半導体チップ3 又は樹脂封止部4とこの半導体装置1の半導体チップ3 又は樹脂封止部4に対向する半導体装置1の配線基板2 との間に隙間Dがない場合には、各半導体装置1…に反りが発生することにより、半導体チップ3又は樹脂封止部4が、当接して対向する半導体装置1の配線基板2を押し出そうとする。この結果、裏面ランド部8a及び表面ランド部8bと半田ボール10との間の接続が外れることになる。

【0085】これに対して、本実施の形態では、半導体装置1の配線基板2と、この配線基板2の半導体チップ搭載側裏面における相対する半導体チップ3又は樹脂封止部4との間に隙間Dがあるので、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップ3はこの隙間Dに向けてたわむことができ

量のダミーバンプ12…をダミーランド部11…に搭載 したときに、ダミーバンプ12…の方が半田ボール10 よりも低くなる。

16

る。したがって、裏面ランド部8a及び表面ランド部8 bと半田ボール10とのの接続部分に作用する引張り力 も緩和されるので、裏面ランド部8a及び表面ランド部 8bと半田ボール10との接続が外れるのを防止するこ とができる。

【0094】また、ダミーランド部11…の面積と裏面 ランド部8aの面積とに差を設けることによって、同サ イズの半田ボール10の搭載により、半田ボール10の 髙さとダミーバンプ31…との髙さを容易に制御するこ とができる。

【0086】また、本実施の形態では、この半導体チッ プ3又は樹脂封止部4とそれに対向する配線基板2との 隙間Dを形成するために、ダミーバンプ12…によって 行なっている。このダミーバンプ12…は、裏面ランド 部8a及び表面ランド部8bの間に半田ボール10…を 搭載する工程にて同時に形成することができるものであ る。したがって、隙間Dの形成のための製造工程におけ る工数の増加も殆どなく、製造コストも殆ど従来と変わ らない。

【0095】この結果、半田ボール10の搭載条件と同 じ搭載条件にてダミーバンプ12…を搭載することによ って自動的に半田ボール10よりも低い支持部が形成さ れることになるので、確実に、簡易な方法で積層基板間 の隙間Dを制御することができる。

【0087】さらに、隙間Dを設けることによって、半 導体チップ3からの放熱効果も大きくなる。

【0096】また、本実施の形態の積層型半導体装置で は、ダミーバンプ12…は半田ペースト印刷により形成 可能となっているので、外部接続端子を半田ペースト印 刷法により形成する際に、同時にダミーバンプ12…も 半田ペースト印刷法により形成することができる。した がって、ダミーバンプ12…の形成において、確実に、 簡易な方法で積層基板間の隙間Dを制御することができ る。

【0088】この結果、簡易な方法で積層基板間の隙間 を制御することより、裏面ランド部8a及び表面ランド 部8bにおける接合部分の温度サイクル試験等の熱印加 時や機械的応力試験等の機械的応力印加時の信頼性及び 20 放熱性の向上を図り得る積層型半導体装置を提供するこ とができる。

【0097】また、本実施の形態の積層型半導体装置を 製造するときには、裏面ランド部8a及び表面ランド部 8bをを有する配線基板2に半導体チップ3を実装し、 かつ樹脂封止して半導体装置1を形成し、この半導体装 置1を裏面ランド部8 a に搭載される半田ボール10に より複数個積層する。そして、その製造方法において は、各半導体装置1…における、配線基板2の半導体チ ップ搭載側裏面における相対する半導体チップ3又は樹 脂封止部4の対向位置に半田ボール10よりも低いダミ ーバンプ12…を形成する工程を含んでいる。

【0089】ところで、積層型半導体装置を温度サイク ル試験や機械的応力試験にかけた場合に、反りの発生に より半導体チップ3の中央位置で接触し易くなる。した がって、半導体チップ3又は樹脂封止部4を支持するダ ミーバンプ12…を半導体チップ3の中央位置に設ける よりも端に設ける方が半導体チップ3がたわみ易い。

> 【0098】この結果、配線基板2の半導体チップ搭載 側裏面における相対する半導体チップ3又は樹脂封止部 4の対向位置に半田ボール10よりも低いダミーバンプ 12…を形成する工程を行なうことによって、簡易な方 法で積層基板間の隙間Dを制御することより、裏面ラン ド部8a及び表面ランド部8bにおける接合部分の温度 サイクル試験等の熱印加時や機械的応力試験等の機械的 応力印加時の信頼性及び放熱性の向上を図り得る積層型

【0090】この点、本実施の形態では、ダミーバンプ 12…は半導体チップ3又は樹脂封止部4の平面領域内 における端部の対向位置に形成されているので、裏面ラ ンド部8a及び表面ランド部8bと半田ボール10との 接合部分における応力緩和効果が大きい。

> 【0099】また、本実施の形態の積層型半導体装置の 製造方法では、積層型半導体装置の製造に際して、ダミ ーバンプ12…を半田ペースト印刷により形成する工程 を含んでいる。

【0091】一方、ダミーバンプ12…を形成するため には、予め配線基板2にダミーバンプ12…を搭載する - ためのダミーランド部11…を形成しておく必要があ る。

> 【0100】このため、ダミーバンプ12…を半田ペー ・スト印刷により形成することによって、外部接続端子を 半田ペースト印刷法により形成する際に、同時にダミー バンプ12…も半田ペースト印刷により形成することが できる。したがって、ダミーバンプ12…の形成におい

【0092】ここで、本実施の形態では、配線基板2に は、ダミーバンプ12…を搭載するためのダミーランド 部11…が形成されているとともに、このダミーランド 40 半導体装置の製造方法を提供することができる。 部11…は、裏面ランド部8a及び表面ランド部8bよ りも面積が大きく形成されている。

【0093】すなわち、ダミーバンプ12…をダミーラ ンド部11…に搭載すると、ダミーバンプ12…はダミ ーランド部11…の全領域に広がる。また、同様に、半 田ボール10を裏面ランド部8aに搭載したときも、半 田ボール10は裏面ランド部8aの全領域に広がる。し たがって、ダミーランド部11…を裏面ランド部8aよ . . りも面積が大きくなるように形成しておくことによっ て、裏面ランド部8 a に搭載される半田ボール10と同 50 て、確実に、簡易な方法で積層基板間の隙間Dを制御す

ることができる。

【0101】なお、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、上記実施の形態では、1個の半導体装置1に1個の半導体チップ3が搭載されたものであったが、必ずしもこれに限らず、図5(a)(b)(c)に示すように、1個の半導体装置1に2個等の複数個の半導体チップ3を搭載した半導体装置1を積層する積層型半導体装置に適用することも可能である。このような2個の半導体チップ3としては、例えばフラッシュメモ 10リのメモリ容量を増やすために1個の半導体装置1に2個の半導体チップ3・3を形成した場合がある。

【0102】上記の積層型半導体装置を製造するときには、図5(a)に示すように、例えば厚さ約0.23mmの両面配線基板2にランド径 240μ mの裏面ランド部8a及び表面ランド部8bと、 400μ mのダミーランド部11…とを形成しておく。ダミーランド部11…は、半導体チップ3における突出形状の樹脂封止部4の平面領域内に配置する。

【0103】次いで、 25μ m厚の図示しないダイボンドフィルムを介して 100μ m厚の半導体チップ3を配線基板2に接着する。そして、ワイヤボンド方式により半導体チップ3と上記配線基板2との電気的接続を行なう。その後、半導体チップ3を樹脂にて封止することにより樹脂封止部4を形成する。

【0104】次いで、図5(b)に示すように、0.32mm φの球状の半田ボール10を、リフロー装置にて最大240℃~260℃の温度で加熱して、配線基板2における裏面ランド部8a及び表面ランド部8b並びにダミーランド部11…に搭載する。ここで、裏面ランド部8aの半田ボール10は球状の形態を維持する一方、ダミーランド部11…の半田ボール10は、ダミーランド部11…の面積が裏面ランド部8aの面積よりも広いので、半田ボール10がこのダミーランド部11…全体に広がり、高さが裏面ランド部8aの半田ボール10よりも低いダミーバンプ12…となる。ただし、電気的接続には問題はない。

【0105】次いで、半田の活性を高めるフラックスを 裏面ランド部8aの半田ボール10に塗布した後、各半 導体装置1…を、図5(c)に示すように、半田ボール 10点と各配線基板2における裏面ランド部8a及び表 面ランド部8bが重なるように積層し、リフロー装置に て最大240℃~260℃の温度で加熱する。これによ り、各半田ボール10が溶融して各半導体装置1…の裏 面ランド部8a及び表面ランド部8b間が電気的に接続 される。これによって、積層型半導体装置が完成する。 ここで、通常、半田溶融時には、40μm程度の沈み込 みが発生するが、ダミーパンプ12…がある場合、樹脂 封止部4とダミーバンプ12…とが接触することによっ 50

て、それ以上の沈み込みを防止することができる。

18

【0106】これによって、ダミーランド部11…上のダミーバンプ12…が樹脂封止部4を押すことによって、沈み込み量を制御し、裏面ランド部8a及び表面ランド部8bにおける半田ボール10の高さがダミーバンプ12…がない場合よりも高くなり、温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時の信頼性が向上する。また、樹脂封止部4とダミーバンプ12…とが接触することによって、半導体装置1…全体の放熱性が向上する。

【0107】このように、本実施の形態の積層型半導体装置では、複数個積層された半導体装置1…のうちのいずれかは、1個の半導体装置1に複数個の半導体チップ3・3を搭載したものからなっている。このため、例えばフラッシュメモリのメモリ容量を増やすために1個の半導体装置1に複数個の半導体チップ3・3を形成した半導体装置1…を積層した場合においても、簡易な方法で積層基板間の隙間Dを制御することより、裏面ランド部8a及び表面ランド部8bにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時及び放熱性の向上を図り得る積層型半導体装置を提供することができる。

【0108】一方、図6に示すように、1個の半導体チップ3を有する半導体装置1と2個等の複数個の半導体チップ3を有する半導体装置1とを組み合わせて積層した積層型半導体装置に適用することも可能である。

【0109】さらに、図7に示すように、外形サイズの 異なる配線基板2を有する半導体装置1…や外形サイズ の異なる半導体チップ3を有する半導体装置1を組み合 わせて積層したものにも適用することができる。このよ うな半導体装置1としては、例えば、ロジック機能の半 導体装置1とメモリ機能の半導体装置1とを組み合わせ た場合がある。

【0110】この場合、例えば、パーソナルコンピュータのCPU (Central Processing Unit)のように、チップサイズの大きなロジックタイプの半導体チップ3に対応した厚さ例えば約0.23mmの両面配線基板2にランド径240 μ mの裏面ランド部8a及び表面ランド部8bと、400 μ mのダミーランド部11…とを形成しておく。ダミーランド部11…は、積層相手の半導体チップ3における突出形状の樹脂封止部4の平面領域内に配置する。

【0111】次いで、 25μ m厚の図示しないダイボンドフィルムを介して 100μ m厚の半導体チップ3を配線基板2に接着する。そして、ワイヤボンド方式により半導体チップ3と上記配線基板2との電気的接続を行なう。その後、半導体チップ3を樹脂にて封止することにより樹脂封止部4を形成する。

【0112】次いで、0.28mmφの球状の半田ボール10を、リフロー装置にて加熱して、配線基板2にお

ける裏面ランド部8a及び表面ランド部8b並びにダミーランド部11…に搭載する。ここで、ダミーランド部11…の半田ボール10は、ダミーランド部11…の面積が裏面ランド部8aの面積よりも広いので、半田ボール10がこのダミーランド部11…全体に広がり、高さが裏面ランド部8aの半田ボール10よりも低いダミーバンプ12…となる。ただし、電気的接続には問題はない。

【0113】次いで、端子数の多いロジックタイプの半導体装置1の裏面ランド部8aが最も外側になるように、1個の半導体チップ3を搭載したチップサイズの小さい半導体装置1を積層する。これによって、半田溶融時には、沈み込みが発生するが、ダミーパンプ12…がある場合、樹脂封止部4とダミーバンプ12…とが接触することによって、一定以上の沈み込みを防止することができる。

【0114】このように、本実施の形態の積層型半導体装置では、複数個積層された半導体装置1…のうちのいずれかは、他の半導体装置1とは外形サイズが異なっている。このため、種類の異なる半導体装置1…を組み合20 わせて積層した場合にも、簡易な方法で積層基板間の隙間Dを制御することより、裏面ランド部8a及び表面ランド部8bにおける接合部分の温度サイクル試験等の熱印加時や機械的応力試験等の機械的応力印加時及び放熱性の向上を図り得る積層型半導体装置を提供することができる。

【0115】一方、上記の実施の形態では、半導体チップ3は、配線基板2の上に載置されていたものであったが、必ずしもこれに限らず、図8に示すように、配線基板2の略中央位置において略矩形に穿設された穴部としての貫通孔部2aの内部に半導体チップ3が樹脂封止部4により封止された状態で設けられた半導体装置1を積層した積層型半導体装置にも適用が可能である。この場合、ダミーランド部11…は、Auワイヤ5の接続部である図示しないターミナル部の反対側に形成する。

【0116】この積層型半導体装置の場合には、配線基板2のダミーランド部11…側に例えば50μm厚の図示しない粘着テープを貼り付けた後、貫通孔部2aに100μm厚の半導体チップ3を搭載する。その後、ワイヤボンド方式により半導体チップ3と上記配線基板2との電気的接続を行なう。次いで、半導体チップ3を樹脂にて封止することにより樹脂封止部4を形成した後、上記粘着テープを引き剥がす。なお、上記において、樹脂による樹脂封止部4は、必ずダミーランド部11…を含むように設計する。

【0117】次いで、0.23mmφの球状の半田ボール10を、リフロー装置にて加熱して、配線基板2における裏面ランド部8a及び表面ランド部8b並びにダミーランド部11…に搭載し、各半導体装置1…を積層する。

【0118】この半導体装置1では、半導体チップ3が 配線基板2の略厚さの範囲内に収められているので、半 導体装置1の薄型化を図れるものとなっている。このこ とは、この半導体装置1…を積層した場合にさらに全体 の薄型化を図れるものとなる。

【0119】このように、本実施の形態の積層型半導体装置では、積層される半導体装置1として、裏面ランド部8a及び表面ランド部8bを有する半導体装置1の貫通孔部2aに半導体チップ3が搭載された半導体装置1を用いることができる。このような半導体装置1は、半導体チップ3の後ろに配線基板2がないので、半導体装置1を薄く形成することができる。したがって、薄型の積層型半導体装置を提供することができる。

【0120】〔実施の形態2〕本発明の他の実施の形態について図9ないし図17に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

【0121】前記実施の形態1では、ダミーランド部1 1…は配線基板2に形成されていた。しかし、比較例と しての図9に示すように、半導体装置1をマザーボード 29に接合する場合にも、実施の形態1にて説明したよ うに、半導体装置1の樹脂封止部4がマザーボード29 に接触していた場合には、積層基板間接合部の温度サイ クル試験等の熱印加時や機械的応力試験等の機械的応力 印加時信頼性及び放熱性の向上を図ることができない。 すなわち、積層基板間接合部の温度サイクル試験におい ては、前記実施の形態 1 で述べたように、熱によるストー レスが発生する。半導体装置1をマザーボード30に実 装した後、このマザーボード30に機械的ストレスがか かると、マザーボード30及び半導体装置1に反りが発 生し、マザーボード30と半導体装置1間、及び半導体 装置1…同士の間が接触し、接合部分にストレスが発生 する。

【0122】そこで、本実施の形態においては、図10に示すように、マザーボード30において、半導体装置1の樹脂封止部4の対向面にダミーバンプ31…を設けている。なお、本実施の形態では、半導体装置1は前記実施の形態1の最後で述べた、配線基板2の略中央位置において略矩形に穿設された貫通孔部2aの内部に半導体チップ3・3が樹脂封止部4により封止されたものについて説明する。

【0123】上記のダミーバンプ31…を有するマザーボード30に半導体装置1を接合する方法について説明する。

【0124】先ず、図11(a)に示すように、マザーボード30における半導体装置1の外部端子接続用ランド部32…以外に、半導体装置1の樹脂封止部4の対向する部分にダミーランド部33…を形成する。

【0125】次いで、図11(b)に示すように、これ

ら外部端子接続用ランド部32…及びダミーランド部3 3…の上にスクリーン印刷法により、半田ペースト34 …を供給しておく。

【0126】次いで、このマザーボード30の上に、外 部端子接続用端子として半田ボール10を用いた半導体 装置1を搭載する。この半導体装置1には、半田ボール 10…と樹脂封止部4とが同じ面に設けられている。上 記半田ボール10…のピッチは例えば0.5mmであ り、半田ボール10…における半導体装置1の配線基板 2上からの高さが例えばO. 25mmとなっている。ま 10 た、樹脂封止部4の配線基板2上からの高さは、例えば 0. 20mmとなっている。

【0127】次いで、図示しないリフロー装置により半 田ボール10と外部端子接続用ランド部32…との接続 を行なう。このとき、樹脂封止部4とマザーボード30 との間にはダミーランド部33…の半田ペースト34… が挟まることにより、半田ボール10の接続高さつまり スタンドオフは、ダミーランド部33…がないときに比 較して50μm程高くなる。通常、上記の寸法の半田ボ ール10は、リフロー接続時に50μm程度の沈み込み 20 があるので、リフロー後は、樹脂封止部4とマザーボー ド30との間の間隔は略ゼロとなる。

【0128】しかし、本実施の形態の実装方法では、半 導体装置1とマザーボード30との間に隙間Dができ、 かつスタンドオフが高くなることにより、マザーボード 30の実装後の接続部の信頼性が向上する。

【0129】上述したように、本実施の形態の半導体装 置1では、配線基板2の中央に貫通孔部2aを形成し、 この貫通孔部2aの内部に2個の半導体チップ3・3を 搭載している。そして、ワイヤボンド法により配線基板 30 2との電気的接続を確保し、樹脂封止部4によりAuワ イヤ5及び半導体チップ3・3の表面を保護する。

【0130】樹脂封止部4の厚さは、配線基板2上にA uワイヤ5を形成することから、配線基板2上で最低2 00μm程度必要となる。

【0131】このとき、半田ボール10の高さは、マザ ーボード30の実装時の沈み込みを考慮すると、配線基 板 2 上において最低 2 5 0 μ m程度必要となる。そし て、0.5mmピッチで半田ボール10…を形成するの で、アセンブリ時の不具合の発生を抑えるためには、8 40 ード30の実装後の接続部の信頼性が向上する。 50μmφ程度の半田ボール10…の搭載が限界であ り、それ以上大きくなると、歩留りの低下が懸念され る。このため、樹脂封止部4と半田ボール10の高さと の差を著しく大きくすることは困難である。

【0132】また、半導体装置1…は、配線基板2の両 面に外部端子接続用ランド部32…を持ち、半導体装置 1…同士を互いに接続可能とすることが可能である。

【0133】なお、上記の説明においては、1個の半導 体装置1に2個の半導体チップ3・3が搭載された半導 体装置1について示したが、必ずしもこれに限らず、例 50

えば、図12に示すように、1個の半導体装置1に1個 の半導体チップ3が搭載されているものであってもよ い。また、図13に示すように、半導体チップ3が配線 基板2上に搭載されているものであってもよい。さら に、図14に示すように、半導体チップ3が配線基板2 に対して、フリップチップ方式により接続されているも のであってもよい。このフリップチップ方式は、ワイヤ ボンディング方式と相並ぶベアチップ実装方式の一つで あり、半導体チップ3の電極バッド上に突起状電極(バ ンプ)を形成し、相対する基板上の電極バッドに対して 位置合わせして実装する方式である。

【0134】一方、上記の説明では、1個の半導体装置 1とマザーボード30との接続について説明したが、マ ザーボード30上に複数個の半導体装置1…を積層する ことも可能である。このような積層型半導体装置として は、例えば、図15に示すように、マザーボード30上 に4個の半導体装置1…が積層され、このマザーボード 30にはダミーバンプ31…が形成されているので、マ ザーボード30とその上の半導体装置1との間に隙間D が確保される。また、同図に示す積層型半導体装置で は、各半導体装置1…の間にも前記実施の形態1にて示 したダミーランド部11…を形成している。このため、 各半導体装置1…の間にも隙間Dが確保される。

【0135】また、積層型半導体装置として、例えば、 図16に示すように、1個の半導体装置1に2個の半導 体チップ3・3が搭載された半導体装置1を積層するこ とが可能である。なお、同図においては、半導体装置 1 ・1の間には前記ダミーランド部11…は設けられてい ないが、この場合もダミーランド部11…を取り付ける ことが可能であり、その場合には同様に隙間Dを確保す ることができる。

【0136】さらに、図17に示すように、1個の半導 体装置1に2個の半導体チップ3・3が搭載された1個 又は複数個の半導体装置1…と1個の半導体装置1に1 個の半導体チップ3が搭載された1個又は複数個の半導 体装置 1 …とを組み合わせて積層した積層型半導体装置 とすることも可能である。

【0137】このような場合にも、マザーボード30に ダミーランド部11…を設けることによって、マザーボ

【0138】また、本実施の形態のマザーボード30に は、半導体装置1の半導体チップ3又は樹脂封止部4の 対向位置に半田ボール10…よりも低いダミーバンプ3 1…が形成されている。したがって、半導体装置1の半 導体チップ3又は樹脂封止部4がマザーボード30に接 触するのを防止できる。

【0139】このため、半導体装置1をマザーボード3 0に搭載する場合において、このマザーボード30にダ ミーバンプ31…を形成することにより、マザーボード 30と半導体装置1との間において、簡易な方法で積層 基板間の隙間 D を制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得るマザーボード30を提供することができる。

【0140】また、本実施の形態のマザーボード30では、ダミーバンプ31…は半田ペースト印刷により形成することが可能となっている。このため、ダミーバンプ31…を半田ペースト印刷により形成することによって、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプ31…も半田ペースト印刷に 10より形成することができる。したがって、マザーボード30におけるダミーバンプ31…の形成において、確実に、簡易な方法で積層基板間の隙間Dを制御することができる。

【0141】また、本実施の形態のマザーボード30には、複数の半導体装置1…が積層されている。この結果、複数の半導体装置1…が積層された積層型半導体装置とマザーボード30との間の隙間Dを簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性 20及び放熱性の向上を図り得るマザーボードを提供することができる。

【0142】また、本実施の形態のマザーボード30の製造方法では、半導体装置1の半導体チップ3又は樹脂封止部4の対向位置に半田ボール10よりも低いダミーバンプ31…を形成する工程を含んでいる。

【0143】このため、この工程を実施することによって、半導体装置1とマザーボード30との間の隙間Dを簡易な方法で制御することができ、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得るマザーボード30の製造方法を提供することができる。

【0144】また、本実施の形態のマザーボード30の製造方法では、ダミーバンプ31…を半田ペースト印刷により形成する工程を含んでいる。

【0145】このため、マザーボード30の半田ボール 10を半田ペースト印刷する際に、同時にダミーバンプ 31…も半田ペースト印刷により形成することができ る。したがって、マザーボード30のダミーバンプ31 …の形成において、確実に、簡易な方法で半導体装置と 40 マザーボード30との間の隙間Dを制御することができ る。

【0146】また、本実施の形態の積層型半導体装置では、各半導体装置1…にはダミーバンプ12…が形成される一方、最下層にマザーボード30が設けられているとともに、このマザーボード30には、相対する半導体装置1の半導体チップ3又は樹脂封止部4の対向位置に半田ボール10よりも低いダミーバンプ31…が形成されている。

【0147】したがって、積層型半導体装置をマザーボ 50

ード30に搭載する場合においても、このマザーボード30にダミーバンプ31…を形成することにより、マザーボード30と半導体装置1との間において、簡易な方法で積層基板間の隙間Dを制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができる。

【0148】なお、上記の場合においては、実施の形態 1にて示した特徴的な構成を積層型半導体装置に適用で きるものとなっている。

[0149]

【発明の効果】本発明の積層型半導体装置は、以上のように、各半導体装置には、配線基板の半導体チップ搭載 側裏面における相対する半導体チップ又は樹脂封止部の 対向位置に半田ボールよりも低いダミーバンプが形成さ れているものである。

【0150】それゆえ、ダミーバンプによって、半導体装置の配線基板と、この配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部との間に隙間ができる。

【0151】このため、積層型半導体装置を温度サイクル試験や機械的応力試験にかけたときに、半導体チップはこの隙間に向けてたわむことができる。したがって、外部接続端子と半田ボールとの接続部分に作用する引張り力も緩和されるので、外部接続端子と半田ボールとの間の接続が外れるのを防止することができる。

【0152】また、本発明では、ダミーバンプは、外部接続端子間に半田ボールを搭載する工程にて同時に形成することができるものである。したがって、隙間形成のための製造工程における工数の増加も殆どなく、製造コストも殆ど従来と変わらない。さらに、隙間を設けることによって、半導体チップからの放熱効果も大きくなる。

【0153】この結果、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。

【0154】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、ダミーバンプは半導体チッ プ又は樹脂封止部の平面領域内における端部の対向位置 に形成されているものである。

【0155】それゆえ、半導体チップ又は樹脂封止部を 支持するダミーバンプを半導体チップの中央位置に設け るよりも端に設ける方が半導体チップがたわみ易いの で、外部接続端子間における応力緩和効果が大きいとい う効果を奏する。

【0156】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、配線基板には、ダミーバン プを搭載するためのダミーランド部が形成されていると ともに、このダミーランド部は、外部接続端子よりも面 種が大きく形成されているものである。

【0157】それゆえ、外部接続端子に搭載される半田ボールと同量のダミーバンプをダミーランド部に搭載したときに、ダミーバンプの方が半田ボールよりも低くなる。また、ダミーランド部の面積と外部接続端子の面積とに差を設けることによって、同サイズの半田ボールの搭載により、外部接続端子とダミーバンプとの高さを容易に制御することができる。

【0158】この結果、半田ボールの搭載条件と同じ搭 10 載条件にてダミーバンプを搭載することによって自動的 に半田ボールよりも低い支持部が形成されることになる ので、確実に、簡易な方法で積層基板間の隙間を制御す ることができるという効果を奏する。

【0159】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、ダミーバンプは半田ペース ト印刷により形成されているものである。

【0160】それゆえ、外部接続端子を半田ペースト印刷法により形成する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。

【0161】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、複数個積層された半導体装 置には、外部接続端子を有する配線基板の穴部に半導体 チップが搭載された半導体装置が含まれているものであ る。

【0162】それゆえ、このような半導体装置は、半導体チップの後ろに配線基板がないので、半導体装置を薄 30 く形成することができる。したがって、薄型の積層型半導体装置を提供することができるという効果を奏する。

【0163】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、複数個積層された半導体装 置のうちのいずれかは、他の半導体装置とは外形サイズ が異なっているものである。

【0164】それゆえ、種類の異なる半導体装置を組み合わせて積層した場合にも、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの 40 信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。

【0165】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、複数個積層された半導体装 置のうちのいずれかは、1個の半導体装置に複数個の半 導体チップを搭載したものからなっているものである。

【0166】それゆえ、例えばフラッシュメモリのメモリ容量を増やすために1個の半導体装置に複数個の半導体チップを形成した半導体装置を積層した場合においても、簡易な方法で積層基板間の隙間を制御することよ

り、外部接続端子の接合部分における、熱が印加された り機械的応力が印加されたときの信頼性及び放熱性の向 上を図り得る積層型半導体装置を提供することができる という効果を奏する。

【0167】また、本発明の積層型半導体装置は、上記 積層型半導体装置において、最下層にマザーボードが設 けられているとともに、上記マザーボードには、相対す る半導体装置の半導体チップ又は樹脂封止部の対向位置 に半田ボールよりも低いダミーバンプが形成されている ものである。

【0168】それゆえ、積層型半導体装置をマザーボードに搭載する場合においても、このマザーボードにダミーバンプを形成することにより、マザーボードと半導体装置との間において、簡易な方法で積層基板間の隙間を制御することより、外部接続端子の接合部分における、熱が印加されたり機械的応力が印加されたときの信頼性及び放熱性の向上を図り得る積層型半導体装置を提供することができるという効果を奏する。

【0169】また、本発明の積層型半導体装置の製造方法は、以上のように、各半導体装置における、配線基板の半導体チップ搭載側裏面における相対する半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプを形成する工程を含む方法である。

【0170】それゆえ、配線基板の半導体チップ搭載側 裏面における相対する半導体チップ又は樹脂封止部の対 向位置に半田ボールよりも低いダミーバンプを形成する 工程を行なうことによって、簡易な方法で積層基板間の 隙間を制御することより、外部接続端子の接合部分にお ける、熱が印加されたり機械的応力が印加されたときの 信頼性及び放熱性の向上を図り得る積層型半導体装置の 製造方法を提供することができるという効果を奏する。

【0171】また、本発明の積層型半導体装置の製造方法は、上記積層型半導体装置の製造方法において、ダミーバンプを半田ペースト印刷により形成する工程を含む方法である。

【0172】それゆえ、半田ペースト印刷する際に、同時にダミーバンプも半田ペースト印刷により形成することができる。したがって、ダミーバンプの形成において、確実に、簡易な方法で積層基板間の隙間を制御することができるという効果を奏する。

【0173】また、本発明のマザーボードは、以上のように、半導体装置の半導体チップ又は樹脂封止部の対向位置に半田ボールよりも低いダミーバンプが形成されているものである。

【0174】それゆえ、半導体装置をマザーボードに搭 載する場合において、このマザーボードにダミーバンプ を形成することにより、マザーボードと半導体装置との 間において、簡易な方法で積層基板間の隙間を制御する ことができ、外部接続端子の接合部分における、熱が印 加されたり機械的応力が印加されたときの信頼性及び放

半導体装置の構成を示す平面図である。

熱性の向上を図り得るマザーボードを提供することがで きるという効果を奏する。

【0175】また、本発明のマザーボードは、上記マザ ーボードにおいて、ダミーバンプは半田ペースト印刷に より形成されているものである。

【0176】それゆえ、ダミーバンプを半田ペースト印 刷により形成することによって、外部接続端子を半田ペ ースト印刷法により形成する際に、同時にダミーバンプ も半田ペースト印刷により形成することができる。した がって、マザーボードにおけるダミーバンプの形成にお 10 いて、確実に、簡易な方法で積層基板間の隙間を制御す ることができるという効果を奏する。

【0177】また、本発明のマザーボードは、上記マザ ーボードにおいて、複数の半導体装置が積層されている ものである。

【0178】それゆえ、複数の半導体装置が積層された **稙層型半導体装置とマザーボードとの間の隙間を簡易な** 方法で制御することができ、外部接続端子の接合部分に おける、熱が印加されたり機械的応力が印加されたとき の信頼性及び放熱性の向上を図り得るマザーボードを提 20 供することができるという効果を奏する。

【0179】また、本発明のマザーボードの製造方法 は、半導体装置の半導体チップ又は樹脂封止部の対向位 置に半田ボールよりも低いダミーバンプを形成する工程 を含んでいる方法である。

【0180】それゆえ、この工程を実施することによっ て、半導体装置とマザーボードとの間の隙間を簡易な方 法で制御することができ、外部接続端子の接合部分にお ける、熱が印加されたり機械的応力が印加されたときの 信頼性及び放熱性の向上を図り得るマザーボードの製造 方法を提供することができるという効果を奏する。

【0181】また、本発明のマザーボードの製造方法 は、上記記載のマザーボードの製造方法において、ダミ ーバンプを半田ペースト印刷により形成する工程を含ん でいる方法である。

【0182】それゆえ、マザーボードの外部接続端子を 半田ペースト印刷法により形成する際に、同時にダミー バンプも半田ペースト印刷により形成することができ る。したがって、マザーボードのダミーバンプの形成に おいて、確実に、簡易な方法で半導体装置とマザーボー 40 ザーボード上に複数個積層した積層型半導体装置を示す ドとの間の隙間を制御することができるという効果を奏 する。

【図面の簡単な説明】

【図1】(a)は、本発明における積層型半導体装置の 実施の一形態を示す断面図であり、(b)はその斜視図 である。

【図2】(a)は上記積層型半導体装置における1個の 半導体装置の構成を示す断面図、(b)は積層型半導体 装置における1個の半導体装置の構成の一部を破断して 示す斜視図、(c)は積層型半導体装置における1個の 50

【図3】 (a) ~ (d) は1個の半導体チップを備えた **薄型半導体装置を複数個積層した積層型半導体装置の製** 造工程を示す断面図である。

【図4】 (a) ~ (d) は半田ペーストを印刷後、リフ ロー (加熱) により半球状に形成させて半田ボールを形 成する場合の積層型半導体装置の製造工程を示す断面図 である。

【図5】 (a) ~ (c) は2個の半導体チップを備えた 薄型半導体装置を複数個積層した積層型半導体装置の製 造工程を示す断面図である。

【図6】1個の半導体チップを備えた薄型半導体装置と 2個の半導体チップを備えた薄型半導体装置とを積層し た積層型半導体装置を示す断面図である。

【図7】外形サイズの異なる半導体装置を積層した積層 型半導体装置を示す断面図である。

【図8】半導体チップが貫通孔部の内部に搭載された半 導体装置を積層した積層型半導体装置を示す断面図であ

【図9】マザーボードと半導体装置との接合状態につい て、比較例として示す断面図である。

【図10】本発明における半導体装置の他の実施の形態 を示すものであり、マザーボードと半導体装置との接合 状態を示す断面図である。

【図11】 (a) ~ (c) は上記マザーボードに搭載さ れた半導体装置の製造工程を示す断面図である。

【図12】半導体チップが貫通孔部の内部に搭載された 半導体装置をマザーボードに接合した状態を示す断面図 である。

【図13】配線基板上に半導体チップが搭載された半導 体装置をマザーボードに接合した状態を示す断面図であ る。

【図14】半導体チップがフリップチップ方式による接 続方法を用いて配線基板に搭載された半導体装置をマザ ーボードに接合した状態を示す断面図である。

【図15】半導体チップが貫通孔部の内部に搭載された 半導体装置を複数個マザーボードに接合した状態を示す 断面図である。

【図16】2個の半導体チップを備えた半導体装置をマ 断面図である。

【図17】1個の半導体チップを備えた半導体装置と2 個の半導体チップを備えた半導体装置とを組み合わせて マザーボード上に複数個積層した積層型半導体装置を示 す断面図である。


【図18】(a)~(c)は従来の積層型半導体装置を 示す断面図である。


【図19】従来の他の積層型半導体装置を示す断面図で ある。


【符号の説明】

28












【図9】




【図10】




[図11]




[図12]




【図13】




【図14】




【図15】



[図16]











【図18】

【図19】









フロントページの続き

(51) Int.C1.7

識別記号

H 0 5 K 3/34

5 0 5

FI

テーマコード(参考)

F ターム(参考) 5E319 AA03 AA07 AB05 AC01 AC17 AC20 BB05 CC33 CD29 GG11 5E336 AA04 AA13 BB01 BC28 BC34 CC32 CC44 CC55 EE03 GG03 GG10 GG14